Research project
DISEÑO BASADO EN VHDL DE CIRCUITOS DE COMLUNICACIONS PARA FPGAS
date_range
Duration: from 10 July 2008 to 10 July 2009
(12 months)