Reconfiguración dinámica de sistemas modulares multi-procesador en dispositivos sopc

Laburpena

En la actualidad, la densidad de transistores admisibles en los dispositivos electrónicos es tal que ya es posible la integración de sistemas digitales completos en un único circuito integrado. Con el fin de reducir el tiempo de desarrollo y poder afrontar con éxito este tipo de diseños, se componen los mismos a base de módulos o cores. Estos módulos, dada su complejidad, incluyen frecuentemente procesadores. Por lo que, en estos casos, se dispone de sistemas multi-procesador. Este nivel de integración también se ha extendido a los dispositivos reconfigurables FPGA, siendo esta alternativa una de las más uitlizadas dada la flexibilidad que ofrece. Sin embargo, el uso más común de su capacidad de reconfiguración se limnita a las fases de prototipado para la facilitar la depuración de diseño y en algunos casos para realizar posteriores actualizaciones del mismo. Sin embargo, las FPGAs más recientes admiten que se modifique parte de su configuración mientras el resto del circuito configurado sigue funcionando. Esta capacidad, denominada reconfiguración parcial dinámica, tiene particular interés en los diseños que integran sistemas digitales mediante módulos en un unico integrado. En estos casos, el procesamiento realizado en el dispositivo, también puede determinar cambios del contexto para circuitos o programas de los módulos y aplicarlos. Concretamente, el término utilizado para denominar este tipo diseños es el de sistemas auto-reconfigurables. La operación de auto-reconfiguración es compleja. Para realizarla con garantías en un sistema multi-procesador basado en cores, además de que la FPGA admita la reconfiguración parcial dinámica a nivel tecnológico, es necesario un sistema de control en el propio diseño. Esta tesis propone un sistema de cotnrol de la auto-reconfiguración para sistemas multi-procesador basados en cores. Inicialmente, se realiza un planteamiento generalizado del sistema de c