Optimitzacio del rendiment del sistema de memoria en multiprocessadors vectorials
- PEIRON GUARDIA, MONTSERRAT
- Mateo Valero Cortés Director/a
Universidad de defensa: Universitat Politècnica de Catalunya (UPC)
Año de defensa: 1996
- Juan Navarro Guerrero Presidente/a
- Miguel Valero García Secretario/a
- Clemente Rodríguez Lafuente Vocal
- Ramón Beivide Palacio Vocal
- Francisco Tirado Fernández Vocal
Tipo: Tesis
Resumen
El objetivo del trabajo es minimizar la latencia de los accesos a memoria en multiprocesadores vectoriales con memoria compartida con el fin de incrementar su rendimiento. En la tesis se presentan 3 propuestas con tal objetivo. Mediante la primera se consigue realizar los accesos vectoriales con la menor latencia posible en el caso en que los procesadores ejecutan una aplicacion en paralelo. Con la segunda conseguimos lo mismo pero ahora en el caso en que no exista ninguna reglacion entre las tareas que ejecutan los distintos procesadores. La tercera propuesta tiene como objetivo minimizar la latencia de cualquier acceso, cosa que se consigue mediante el uso de colas aleatorio en el sistema de memoria.