Diseño de un terminal de conversión directa a baja frecuencia intermedia para gps en tecnología cmos

Abstract

En el trabajo de investigación se muestra la viabilidad de la tecnología CMOS de Austria Mikro Systeme (AMS) para implementar un cabezal de radio frecuencia (RF) para un GPS con arquitectura de conversión directa a baja frecuencia intermedia o digitalización a frecuencia intermedia. El proceso seguido para realizar la demostración parte de un análisis del sistema donde se identifican los bloques del terminal de recepción y se asignan las especificaciones correspondientes, empleando la herramienta de simulación de sistemas Advanced Design System (ADS) de Hewlett Packard. En esta etapa fundamental se persigue elegir una topología del terminal que permita integrar el mayor número de elementos pasivos y reducir el número de componentes externos con el fin de reducir, en la medida de lo posible, el coste del producto. Posteriormente se desarrollan los componentes pasivos, inductores y varactores integrados, necesarios en los distintos bloques no proporcionados por las librerías de la tecnología. Las medidas on-wafer de los mismos permiten su emplo en el diseño de los circuitos que componen el terminal de GPS. Para el desarrollar los distintos bloques se emplea la herramienta de diseño de circuitos integrados SpectreRF de Cadence y se caracterizan los diseños por medio de múltiples simulaciones a nivel postlayout y de medidas on-wafer, verificándose que las prestaciones de los circuitos alcanzan las especificaciones inicialmente establecidas. Esto permite asegurar que el terminal de recepción compuesto por dichos bloques posee las características del GPS definidas inicialmente y que son similares a los dispositivos comerciales que se encuentran en el mercado.